(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum Internationales Büro





(43) Internationales Veröffentlichungsdatum 23. September 2004 (23.09.2004)

PCT

(10) Internationale Veröffentlichungsnummer WO 2004/082144 A1

(51) Internationale Patentklassifikation7: H03D 13/00

H03L 7/085,

(21) Internationales Aktenzeichen: PCT/EP2004/001154

(22) Internationales Anmeldedatum:

9. Februar 2004 (09.02.2004)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch

(30) Angaben zur Priorität:


103 11 049.6 13. März 2003 (13.03.2003) DE

- (71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): ROHDE & SCHWARZ GMBH & CO. KG [DE/DE]; Mühldorfstrasse 15, 81671 München (DE).
- (72) Erfinder; und
- (75) Erfinder/Anmelder (nur für US): SCHMIDT, Jürgen [DE/DE]; Carl-Orff-Weg 3, 85221 Dachau (DE).

- (74) Anwälte: KÖRFER, Thomas usw.; Mitscherlich & Partner, Postfach 33 06 09, 80066 München (DE).
- (81) Bestimmungsstaaten (soweit nicht anders angegeben, für jede verfügbare nationale Schutzrechtsart): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM,
- (84) Bestimmungsstaaten (soweit nicht anders angegeben, für jede verfügbare regionale Schutzrechtsart): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), eurasisches (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), europäisches (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT,

[Fortsetzung auf der nächsten Seite]

- (54) Title: PHASE-LOCKED/FREQUENCY-LOCKED LOOP AND PHASE/FREQUENCY COMPARATOR THEREFOR
- (54) Bezeichnung: PHASEN-/FREQUENZREGELKREIS UND PHASEN-/FREQUENZ-KOMPARATOR HIERFÜR



- (57) Abstract: The phase/frequency comparator (8) consists of two edge-triggered storage elements (13, 14), which are each set by an edge of a reference frequency signal (3) of a phase-locked/frequency-locked loop (1) and by an edge of an output frequency signal (6) of the phase-locked/frequency-locked loop (1) and which are each reset by an output signal (16) of a resetting logic unit (15). The output signal (16) of the resetting logic unit (15) is activated once both output signals (9A, 9B) of both edge-triggered storage elements (13, 14) are activated, and is then deactivated once both output signals (9A, 9B) of both edge-triggered storage elements
- (57) Zusammenfassung: Der Phasen-/Frequenzkomparator (8) besteht aus zwei flankengetriggerten Speichergliedern (13, 14), die jeweils mit einer Flanke eines Referenzfrequenz-Signals (3) eines Phasen-/Frequenzregelkreises (1) und einer Flanke eines Ausgangsfrequenz-Signals (6) des Phasen-/Frequenzregel kreises (1) gesetzt werden und jeweils mit einem Ausgangssignal (16) einer Rücksetzlogik-Einheit (15) zurückgesetzt werden. Das Ausgangssignal (16) der Rücksetzlogik-Einheit (15) ist erst dann aktiviert, wenn die beiden Ausgangssignale (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) aktiviert sind, und ist erst dann deaktiviert, wenn die beiden Ausgangssignale (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) deaktiviert sind.

WO 2004/082144 A1



RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

Veröffentlicht:

mit internationalem Recherchenbericht

Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

Phasen-/Frequenzregelkreis und Phasen-/Frequenz-Komparator hierfür

5

10

15

20

Die Erfindung betrifft einen stabilen digitalen Phasen-/Frequenz-Komparator für einen Phasen-/Frequenzregelkreis mit neuartiger Reset-Logik, welcher für eine Implementierung in programmierbaren Logikbausteinen (z.B. FPGAs) optimiert ist.

Erzeugung von exakten Frequenzsignalen werden Zur allgemeinen sogenannte PLL-Schaltungen (PLL: phase locked loops) verwendet. In einer PLL-Schaltung wird die Frequenz eines Frequenzoszillators so eingestellt, dass sie mit einer vorgegebenen Referenzfrequenz derart übereinstimmt, dass die Phasenverschiebung zwischen der Ausgangsfrequenz des Frequenzoszillators und der Referenzfrequenz stabil bzw. konstant bleibt. Prinzipiell kann zwischen analogen und digitalen PLL-Schaltungen unterschieden werden. Bei den digitalen PLL-Schaltungen, die im folgenden weiterbetrachtet werden, beschränkt sich die digitale Realisierung meist auf den Phasen-/Frequenzkomparator bzw. den optional realisierten Frequenzteiler.

25

30

35

Der Phasen-/Frequenz-Komparator hat die Aufgabe, die Frequenz eines Ausgangsfrequenzsignals eines Frequenz-oszillators in der PLL-Schaltungen mit der Frequenz eines vorgegebenen Referenzfrequenz-Signals zu vergleichen und bei einer Frequenzabweichung ein oder mehrere Stellsignale zu generieren, die die Frequenz des Ausgangsfrequenz-Signals des Frequenzoszillators in der PLL-Schaltung entsprechend nachregeln. Die digitale Realisierung eines Phasen-/Frequenz-Komparators erfolgt meist entweder durch ein EXOR-Gatter, ein flankengetriggertes JK-Flipflop oder einen Phasen-Frequenz-Detektor mittels flankengetriggerter D-Flip-Flop mit Rücksetzlogik.

WO 2004/082144 PCT/EP2004/001154 2

Der Phasen-Frequenz-Detektor mittels flankengetriggerten D-Flip-Flops mit Rücksetzlogik ist eine weit verbreitete digitale Realisierungsvariante für Phasen-/Frequenz-Komparatoren, da sie die geringsten Anforderungen an die Eingangssignale stellt (das EXOR-Gatter erfordert symmetrische Eingangssignale, das flankengetriggerte JK-Flipflop Eingangssignale ohne Schwund (Fading)).

5

Beim Phasen-Frequenz-Detektor mittels flankengetriggerten Flip-Flops mit Rücksetzlogik besteht, wie z.B. aus Roland 10 E. Best, "Phase Locked Loops", 3rd Edition, McGraw Hill, ISBN 0-07-006051-7, Seiten 91-101, bekannt, 1997, Stellsignal zum Nachregeln der Frequenz Frequenzoszillators aus zwei Signalen, einem ersten Signal zum Hochregeln der Frequenz des Frequenzoszillators im 15 Falle einer positiven Frequenzabweichung zwischen Referenzfrequenz und Ausgangsfrequenz und einem zweiten Signal zum Herunterregeln der Frequenz des Frequenzoszillators im Falle einer negativen Frequenzabweichung zwischen Referenzfrequenz und Ausgangs-20 frequenz. Diese beiden Stellsignale werden jeweils von einem flankengetriggerten D-Flip-Flop erzeugt, die jeweils vom Referenzfrequenzsignal bzw. vom Ausgangsfrequenzsignal gesetzt werden. Aufgrund der möglichen Phasen-25 Frequenzbeziehungen Referenzfrequenzsignals des zum Ausgangsfrequenzsignal existieren insgesamt vier mögliche Zustände der beiden D-Flipflop-Ausgänge (00, 01, 10, 11). Da der letzte Zustand der beiden Flip-Flop-Ausgänge (11) nicht sinnvoll ist (gleichzeitiges Hoch-30 Herunterregeln der Frequenz des Frequenzoszillators), bei Auftreten dieses Zustandes über Rücksetzlogik die beiden Flip-Flops zurückgesetzt. Hierzu wird im allgemeinen ein UND-Gatter verwendet, Eingänge mit den Ausgängen der beiden Flip-Flops 35 dessen Ausgang mit den Rücksetz-Eingängen der beiden Flip-Flops verbunden sind.

Damit weist der Phasen-/Frequenz-Komparator eine asynchrone, rückgekoppelte Struktur auf, deren Betriebs-

3

verhalten folgendermaßen charakterisiert ist: Im Phasen-Frequenz-Detektor mit flankengetriggerten D-Flip-Flops und obiger Rücksetzlogik wird im Falle einer positiven Frequenzabweichung (Referenzfrequenz f_{soll} > Ausgangsfrequenz f_{ist}) im statistischen Mittel der Ausgang des mit 5 dem Referenzfrequenz-Signal gesetzten Flip-Flops (Signal Stelloben) länger gesetzt als das mit dem Ausgangsfrequenzsignal gesetzte Flip-Flop Stell_{unten}). Im Falle einer negativen Frequenzabweichung 10 (Referenzfrequenz f_{soll} < Ausgangsfrequenz f_{ist}) wird im statistischen Mittel der Ausgang des mit dem Ausgangsfrequenzsignal gesetzten Flip-Flops länger gesetzt als das mit dem Referenzfrequenzsignal gesetzte Flip-Flop. Diese Zusammenhänge sind für positive und negative Frequenzabweichungen f_{soll} - f_{ist} sowie für positive und negative 15 Phasenabweichungen φ_{soll}-φ_{ist} zwischen Referenzfrequenz-Signal und Ausgangsfrequenz-Signal in den Figuren 1A bis 1D dargestellt (zur Verdeutlichung werden Diagrammen extreme Frequenzund Phasenabweichungen 20 vorausgesetzt).

Wird ein derartiger digitaler Phasen-/Frequenz-Komparator mit programmierbaren Logikbausteinen (z.B. FPGAs, PALs, LCAs) realisiert, kann es zu folgenden Problemen kommen:

25

30

35

Die beiden flankengetriggerten D-Flip-Flops werden unter Umständen nicht gleichzeitig gelöscht. exakt schiedliche Laufzeiten der Rücksetzsignale aufgrund unterschiedlicher Leitungslängen von der Rücksetzlogik zu den Rücksetz-Eingängen der flankengetriggerten D-Flip-Flops sowie unterschiedliche Löschzeiten der beiden flankengetriggerten D-Flip-Flops können die Ursache dafür sein. Im Extremfall wird ein flankengetriggertes D-Flip-Flop gar nicht zurückgesetzt, da aufgrund deutlicher Laufzeit- und Löschzeitunterschiede das Rücksetz-Signal des noch nicht gelöschten flankengetriggerten D-Flip-Flops aufgrund des Rücksetzens des anderen flankengetriggerten D-Flip-Flops bereits vor Beendigung des Rücksetzvorgangs zurückgenommen wird. Derartige Vorgänge, insbesondere der

4

genannte Extremfall, treten im allgemeinen vergleichsweise unwahrscheinlich auf, sind jedoch in programmierbaren Logik-Bausteinen bei einer ungünstigen Platzierung der einzelnen Logikeinheiten nicht auszuschließen.

5

- Der Anwender besitzt bei der Programmierung Logikbausteine im allgemeinen nur beschränkten Einfluss auf die Laufzeiten der einzelnen Signale bzw. auf die Löschzeiten der Flip-Flops, SO dass bei Auftreten derartiger Unregelmäßigkeiten das Regelverhalten des PLL-10 Regelkreises nicht mehr exakt kontrollierbar ist. Zwischen den beiden Stellsignalen des digitalen Phasen-/Frequenz-Komparators und der Frequenzabweichung Referenzfrequenz und Ausgangsfrequenz besteht also kein exakter deterministischer Zusammenhang mehr. Dies führt zu 15 unerwünschten Sprüngen in der Frequenz am Ausgang des Frequenzoszillators der PLL-Schaltung zu Phasendriften zwischen Referenzfrequenz und Ausgangsfrequenz. Diese Regelabweichungen des Phasen-/Frequenzregelkreises, die die Regelgüte der PLL-Schaltung deutlich 20 reduzieren, können im allgemeinen nicht ausgeregelt werden und können in Extremfall zur Instabilität des Regelkreises führen.
- Der Erfindung liegt daher die Aufgabe zugrunde, für einen 25 digitalen Phasen-/Frequenzregelkreis eine Rücksetzlogik für den Phasen-/Frequenz-Komparator, der mit flankengetriggerten Speichergliedern (D-Flip-Flops) aufgebaut ist. zu schaffen, um trotz auftretender Laufzeit-Effekte bei einer digitalen Realisierung mittels 30 beispielsweise programmierbarer Logikbausteine deterministische und stabile Phasen-/Frequenzregelung zu erzielen.
- Die Aufgabe der Erfindung wird durch die Merkmale eines Phasen-/Frequenzregelkreis nach Anspruch 1 und durch die Merkmale eines Phasen-/Frequenzkomparators nach Anspruch 9 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

30

Zur Erzielung definiert zuverlässiger Löschvorgänge der beiden flankengetriggerten Speicherglieder, z.B. D-Flip-Flops, wird anstelle eines statischen Gatterbausteins zur Gewinnung des Rücksetzsignals aus den Ausgangssignalen der 5 flankengetriggerten Speicherglieder (D-Flip-Flops) digitales Speicherglied verwendet. Hierzu kommt beispielsweise und vorzugsweise ein asynchrones pegelgetriggertes RS-Flip-Flop zum Einsatz, das erst gesetzt wird, wenn beide Ausgänge der beiden erst genannten flankengetrig-10 gerten Speicherglieder (D-Flip-Flops) gesetzt sind. Das Rücksetzsignal der beiden flankengetriggerten Speicherglieder (D-Flip-Flops) wird erst dann zurückgesetzt, wenn beide flankengetriggerten Speicherglieder (D-Flip-Flops) zurückgesetzt sind. Somit wird gewährleistet, dass der 15 Rücksetzvorgang beider flankengetriggerten Speicherglieder (D-Flip-Flops) definiert zum Abschluss kommt.

In den abhängigen Ansprüchen werden Ausführungsformen der 20 Rücksetzlogik für invertierte wie auch nicht-invertierte Logik aufgeführt.

Zwei Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im Folgenden näher 25 beschrieben. Es zeigen:

Fig. 1A, 1B, 1C, 1D eine Darstellung der Signale beim Phasen-/Frequenz-Detektor für unterschiedliche Frequenz- und Phasen-Abweichungen;

Fig. 2 ein Blockdiagramm eines Phasen-/Frequenz-Regelkreises;

35 Fig. 3 ein Blockdiagramm eines digitalen Phasen-/Frequenz-Komparators;

6

Fig. 4 ein Blockdiagramm eines ersten Ausführungsbeispiels einer Rücksetzlogik und

5 Fig. 5 Blockdiagramm eines zweiten Ausführungsbeispiels einer Rücksetzlogik.

Die erfindungsgemäße Rücksetzlogik für einen digitalen 10 Phasen-/Frequenz-Komparator wird nachfolgend unter Bezugnahme auf Fig. 2 bis Fig. 5 beschrieben.

In Fig. 2 ist schematisch das Blockdiagramm eines Phasen-/Frequenz-Regelkreises (PLL-Regelkreis) 1 dargestellt. Er besteht aus einem Frequenzteiler 2, an dessen Eingang ein 15 Referenzfrequenz-Signal 3 anliegt. Die Frequenz Referenzfrequenz-Signals 3 wird im Frequenzteiler 2 um den Faktor M geteilt. Das Referenzfrequenz-Signal 4 mit der um den Faktor M geteilten Frequenz wird am Ausgang des 20 Frequenzteilers ausgegeben. 2 Phasen-/Frequenz-Der Regelkreis 1 besitzt einen zweiten Frequenzteiler 5, der Frequenz des an seinem Eingang anliegenden Ausgangsfrequenz-Signals 6 um den Faktor N teilt. Das Ausgangsfrequenz-Signal 7 mit der um den Faktor geteilten Frequenz wird am Ausgang des Frequenzteilers 5 25 ausgegeben. Durch geeignete Wahl von M und N ist dafür zu sorgen, dass das um den Faktor M frequenzgeteilte Referenzfrequenz-Signal 3 und das um den Faktor frequenzgeteilte Ausgangsfrequenz-Signal 6 im stationären 30 (eingeschwungenen) Zustand des Phasen-/Frequenz-Regelkreises 1 dieselbe Frequenz haben. Sowohl Frequenzteiler 2 wie auch Frequenzteiler 5 sind optionale Funktionsblöcke innerhalb Phasen-/Frequenz-Regeldes kreises. 35

Das optional in den Frequenzteilern 2 bzw. 3 in seiner Frequenz geteilte Referenzfrequenzsignal Ausgangsfrequenz-Signal 7 wird an die jeweiligen Eingänge eines Phasen-/Frequenz-Komparators 8 geführt. Im Phasen-

7

/Frequenz-Komparator 8 erfolgt ein Vergleich der beiden Frequenzen bzw. Phasen des Referenzfrequenz-Signals 4 und des Ausgangsfrequenz-Signals 7. Der Vergleich führt einer Stellgröße 9 zur Nachregelung eines in der Regel strom- oder spannungsgesteuerten Frequenzoszillators 10. Die Stellgröße 9 besteht aus den beiden Stellsignalen Stelloben 9A zum Hochregeln der Frequenz Frequenzoszillators 10 und Stell $_{\mathrm{unten}}$ 9B zum Herunterregeln der Frequenz des Frequenzoszillators 10.

10

5

Die Stellgröße 9 mit ihren beiden Stellsignalen Stelloben 9A $Stell_{unten}$ 9B werden an den Eingang Schleifenfilters 11 geführt. Das Schleifenfilter 11 weist ein bestimmtes charakteristisches dynamisches Verhalten 15 mit dem es die Dynamik des Phasen-/Frequenz-Regelkreises im Hinblick auf die Stabilität beeinflußt. Das Ausgangssignal 12 des Schleifenfilters 11 wird an den Eingang des Frequenzoszillators Regelung Frequenz des Ausgangsfrequenz-Signals der 20 geführt.

Somit wird die Frequenz des Ausgangsfrequenz-Signals 6 in Abhängigkeit Regelkreisverstärkung der des /Frequenz-Regelkreises 1, die unter anderem von Teilungsfaktoren N und M der Frequenzteiler 2 und 5 25 ist, entsprechend dem zeitlichen Verlauf Frequenz des Referenzfrequenz-Signals 3 geregelt. dynamische Verhalten des Phasen-/Frequenz-Regelkreises 1 bei zeitlicher Änderung der Frequenz des Referenzfrequenz-Signals 3 oder bei Auftreten einer den Phasen-/Frequenz-30 Regelkreises 1 beeinflussenden Störung wird durch die Dynamik der einzelnen Funktionsblöcke im Phasen-/Frequenz-Regelkreis 1, insbesondere des Schleifenfilters 11 und des Frequenzoszillators 10, bestimmt.

35

Während das Schleifenfilter 11 und der Frequenzoszillator 10 oft analog realisierte Funktionseinheiten darstellen, werden Frequenzteiler 2 und die 5 und der /Frequenz-Komparator 8 analog oder digital realisiert. Bei

WO 2004/082144 PCT/EP2004/001154 8

der digitalen Realisierung wird im Folgenden der in der überwiegenden Mehrzahl der Anwendungen eingesetzte Phasen-Frequenz-Detektor (PFD) mit flankengetriggerten D-Flip-Flops und Rücksetzlogik weiter beschrieben.

5

Das Blockschaltbild des Phasen-Frequenz-Detektor (PFD) ist in Fig. 3 dargestellt. Der PFD besteht aus den beiden flankengetriggerten Speichergliedern 13 und 14, vorzugsflankengetriggerte D-Flip-Flops. Beim triggerten D-Flip-Flop 13 wird bei einer positiven Flanke 10 optional Frequenzteiler im 2 frequenzgeteilten Referenzfrequenz-Signals 4 am Takteingang Clk der Eingang D anliegende Pegel, der konstant auf logisch "1" gesetzt ist, auf den Ausgang Q geschaltet. Das am Ausgang Q des D-Flip-Flops 13 anliegende Stellsignal Stell_{oben} 9a 15 dient zum Hochregeln der Frequenz des Frequenzoszillators 10. Analog wird beim flankengetriggerten D-Flip-Flop 14 bei einer positiven Flanke des optional im Frequenzteiler frequenzgeteilten Ausgangsfrequenz-Signals Takteingang Clk der am Eingang D anliegende Pegel, 20 konstant auf logisch "1" gesetzt ist, auf den Ausgang Q geschaltet. Das am Ausgang Q des D-Flip-Flops 14 anliegende Stellsignal Stellunten 9В dient zum Herunterregeln der Frequenz des Frequenzoszillators 10. Die beiden Stellsignale Stell_{oben} 9A und Stell_{unten} 25 werden an die Eingänge der Rücksetzlogik 15 geführt.

Nach dem Stand der Technik besteht die Rücksetzlogik 15 aus einem UND-Gatter. Die Rücksetzlogik 15 generiert ein Rücksetzsignal 16, das als Rücksetzsignal 30 16A an Rücksetz-Eingang R des D-Flip-Flops 13 und als Rücksetzsignal 16B an den Rücksetz-Eingang R des D-Flip-Flops 14 geführt wird. Sind also die beiden Ausgänge Q der beiden D-Flip-Flops 13 und 14 gleichzeitig gesetzt, so ist auch der Ausgang der Rücksetzlogik 15 aktiviert, womit die 35 beiden D-Flip-Flops 13 und 14 jeweils über die Rücksetzsignale 16A und 16B an den Rücksetzeingängen R zurückgesetzt werden.

9

In einem ersten Ausführungsbeispiel der Rücksetzlogik 15, die in Fig. 4 dargestellt ist, wird ein asynchrones pegelgetriggertes RS-Flip-Flop 17 verwendet, das eine inverse low-aktiv) Logik aufweist. Der Setzeingang asynchronen pegelgetriggerten RS-Flip-Flops 17 wird vom 5 Ausgangssignal 18 eines invertierten UND-Gatters 19 gespeist. An die Eingänge des invertierten UND-Gatters 19 werden die beiden Stellsignale Stell_{oben} 9A und Stell_{unten} 9B geführt. An den Rücksetzeingang R des asynchronen pegelgetriggerten RS-Flip-Flops 17 wird das Ausgangssignal 10 20 des ODER-Gatters 21 geführt. Die beiden Eingänge des ODER-Gatters 21 werden von den beiden Stellsignalen Stell_{oben} 9A und Stell_{unten} 9B gespeist. Am Ausgang Q des asynchronen pegelgetriggerten RS-Flip-Flops 17 wird das Rücksetzsignal 16 erzeugt. Zur Realisierung der inversen 15 Logik weist das asynchrone pegelgetriggerte RS-Flip-Flop 17 ein invertiertes UND-Gatter 22 auf, dessen Ausgang an den Ausgang Q geschaltet ist und dessen Eingänge vom Eingang S und vom Ausgang eines weiteren invertierten UND-Gatters 23 gespeist werden. Die Eingänge des weiteren 20 invertierten UND-Gatters 23 werden vom Rücksetzeingang R und vom Ausgang des ersten invertierten UND-Gatters 22 gespeist.

Sind die beiden Stellsignale Stell_{oben} 9A und Stell_{unten} 9B 25 gleichzeitig aktiviert (Zustand "1"), so wird das Ausgangssignal 18 des invertierten UND-Gatters 19 und damit der Setzeingang S des asynchronen pegelgetriggerten RS-Flip-Flops 17 aktiviert (auf Zustand "0" Gleichzeitig ist das Ausgangssignal 20 des ODER-Gatters 21 30 damit der Rücksetzeingang R des asynchronen pegelgetriggerten RS-Flip-Flops 17 deaktiviert Zustand "1" gesetzt). Aufgrund der inversen Logik des RS-Flip-Flops 17 ist \mathtt{der} Ausgang Q und damit das 35 Rücksetzsignal 16 gesetzt. Sind dagegen die beiden Stellsignale Stell $_{\mathrm{oben}}$ 9A und Stell $_{\mathrm{unten}}$ 9B gleichzeitig deaktiviert (Zustand "0"), so ist das Ausgangssignal 18 des invertierten UND-Gatters 19 und damit der Setzeingang S des RS-Flip-Flops 17 auf den Zustand "1" gesetzt. Das

10

Ausgangssignal 20 des ODER-Gatters 21 und damit der Rücksetzeingang R des RS-Flip-Flops 17 ist auf den Zustand "0" gesetzt. Der Ausgang Q des RS-Flip-Flops 17 wird aufgrund seiner inversen Logik zurückgesetzt.

5

10

15

Somit ist gewährleistet, dass das Rücksetzsignal 16 dann gesetzt wird, wenn die beiden Stellsignale Stell_{oben} 9A und Stellunten 9B gesetzt sind. Ein Rücksetzen des Rücksetzsignals 16 erfolgt erst dann, wenn beide Stellsignale Stell_{oben} 9A und Stell_{unten} 9B gleichzeitig zurückgesetzt sind. Damit kann die Frequenz des Frequenzoszillators 10 entsprechend der Belegung der Stellsignale Stell_{oben} 9a und Stell_{unten} 9B nachgeregelt werden, unerwünschte Frequenzsprünge und damit Instabilitäten im Phasen-/Frequenz-Regelkreis zu erzeugen. Der Regelkreis weist damit ein kontrollierbares Verhalten auf.

In einem zweiten Ausführungsbeispiel der Rücksetzlogik 15, die in Fig. 5 dargestellt ist, wird ein asynchrones pegelgetriggertes RS-Flip-Flop 24 verwendet, das eine nicht-20 inverse Logik aufweist. Der Setzeingang S des asynchronen pegelgetriggerten RS-Flip-Flops 24 wird vom Ausgangssignal 25 eines UND-Gatters 26 gespeist. An die Eingänge des UND-Gatters 26 werden die beiden Stellsignale Stelloben 9A und 25 geführt. An den Rücksetzeingang Stellunten 9B asynchronen pegelgetriggerten RS-Flip-Flops 24 wird das Ausgangssignal 27 des invertierten ODER-Gatters geführt. Die beiden Eingänge des invertierten ODER-Gatters 28 werden von den beiden Stellsignalen Stelloben 9A und Stell_{unten} 9B gespeist. Am Ausgang Q des 30 asynchronen pegelgetriggerten RS-Flip-Flops 24 wird das Rücksetzsignal 16 erzeugt. Zur Realisierung der nicht-inversen Logik weist das asynchrone pegelgetriggerte RS-Flip-Flop 24 ein invertiertes ODER-Gatter 29 auf, dessen Ausgang an den Ausgang Q geschaltet ist und dessen Eingänge vom Eingang S 35 und vom Ausgang eines weiteren invertierten ODER-Gatters 30 gespeist werden. Die Eingänge des weiteren invertierten ODER-Gatters 30 werden vom Rücksetzeingang R und vom Ausgang des ersten invertierten ODER-Gatters 29 gespeist.

Sind die beiden Stellsignale Stell $_{\mathrm{oben}}$ 9A und Stell $_{\mathrm{unten}}$ 9B gleichzeitig aktiviert (Zustand "1"), so wird das Ausgangssignal 25 des UND-Gatters 26 und damit Setzeingang S des asynchronen pegelgetriggerten RS-Flip-5 Flops 24 aktiviert (Zustand "1"). Gleichzeitig ist das Ausgangssignal 27 des invertierten ODER-Gatters 28 und damit Rücksetzeingang der R des asynchronen pegelgetriggerten RS-Flip-Flops 24 nicht gesetzt (Zustand 10 "0"). Aufgrund der nicht-invertierten Logik des RS-Flip-Flops 24 ist der Ausgang Q und damit das Rücksetzsignal 16 gesetzt. Sind dagegen die beiden Stellsignale Stell_{oben} 9A und Stell_{unten} 9B gleichzeitig deaktiviert (Zustand "0"), so ist das Ausgangssignal 25 des UND-Gatters 26 und damit der Setzeingang S des RS-Flip-Flops zurückgesetzt (Zustand 15 "0"). Das Ausgangssignal 27 des invertierten ODER-Gatters 28 und damit der Rücksetzeingang R des RS-Flip-Flops 24 ist aktiviert (Zustand "1"). Der Ausgang Q des RS-Flick-Flops 24 wird aufgrund seiner nicht-invertierten Logik 20 zurückgesetzt.

Auch in diesem Ausführungsbeispiel mit einem asynchronen pegelgetriggerten RS-Flip-Flop 24 mit nicht-invertierter Logik ist gewährleistet, dass das Rücksetzsignal 16 nur dann gesetzt ist, wenn die beiden Stellsignale Stelloben 25 $\mathtt{Stell}_{\mathtt{unten}}$ 9B gleichzeitig gesetzt sind. Rücksetzen des Rücksetzsignals 16 erfolgt auch dann erst, wenn beide Stellsignale Stell_{oben} 9A und Stell_{unten} zurückgesetzt sind. Der PLL-Regelkreis weist diesem Ausführungsbeispiel ein kontrollierbares Verhalten auf, da keine unerwünschten Frequenzsprünge und somit Instabilitäten im Phasen-/Frequenz-Regelkreis auftreten.

30

30

Ansprüche

- Phasen-/Frequenzregelkreis (1) mit einem Phasen-/Frequenzkomparator (8) und einem Frequenzoszillator (10), 5 wobei der Phasen-/Frequenzkomparator (8) zwei flankengetriggerte Speicherglieder (13, 14) aufweist, die jeweils mit einer Flanke eines ggf. geteilten Referenzfrequenz-Signals (4) des Phasen-/Frequenzregelkreises (1) und einer Flanke eines ggf. geteilten Ausgangsfrequenz-Signals (6) 10 des Phasen-/Frequenzregelkreises (1) gesetzt werden und jeweils mit einem Ausgangssignal (16) einer Rücksetzlogik-Einheit (15) zurückgesetzt werden, deren Eingänge von den Ausgangssignalen (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) gespeist sind, 15 dadurch gekennzeichnet,
 - dass das Ausgangssignal (16) der Rücksetzlogik-Einheit (15) erst dann aktiviert ist, wenn beide Ausgangssignale (9A, 9B) der beiden flankengetriggerten Speicherglieder
- 20 (13, 14) aktiviert sind, und erst dann deaktiviert ist, wenn beide Ausgangssignale (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) deaktiviert sind.
- 25 2. Phasen-/Frequenzregelkreis nach Anspruch 1,
 dadurch gekennzeichnet,
 dass die Rücksetzlogik-Einheit (15) mittels eines
 asynchronen pegelgetriggerten RS-Speichergliedes (17; 24)
 realisiert ist.
 - 3. Phasen-/Frequenzregelkreis nach Anspruch 2, dadurch gekennzeichnet,

dass das asynchrone pegelgetriggerte RS-Speicherglied (24) der Rücksetzlogik-Einheit (15) bei nicht-invertierten 35 Eingangssignalen gesetzt oder zurückgesetzt wird.

4. Phasen-/Frequenzregelkreis nach Anspruch 2, dadurch gekennzeichnet,

13

dass das asynchrone pegelgetriggerte RS-Speicherglied (17) der Rücksetzlogik-Einheit (15) bei invertierten Eingangssignalen gesetzt oder zurückgesetzt wird.

5 5. Phasen-/Frequenzregelkreis nach einem der Ansprüche 1 bis 4,

dadurch gekennzeichnet,

- dass der Ausgang (Q) des mit dem ggf. geteilten Referenzfrequenz-Signal (3) an seinen Eingang (Clk)
- beaufschlagten flankengetriggerten Speichergliedes (13)
 dem Frequenzoszillator (10) zur Erhöhung der Frequenz des
 Ausgangsfrequenz-Signals (6) und der Ausgang (Q) des mit
 dem ggf. geteilten Ausgangsfrequenz-Signals (6) an seinem
 Eingang (Clk) beaufschlagten flankengetriggerten
- 15 Speichergliedes (14) dem Frequenzoszillator (10) zur Reduzierung der Frequenz des Ausgangsfrequenz-Signals (6) zugeführt ist.
- 6. Phasen-/Frequenzregelkreis nach einem der Ansprüche 1 20 oder 5,

dadurch gekennzeichnet,

- dass die Signale (9A, 9B) am Ausgang (Q) der beiden flankengetriggerten Speicherglieder (13, 14) unter Zwischenschaltung eines Schleifenfilters (11) zur
- 25 Stabilisierung des Phasen-/Frequenzregelkreises (1) auf den Frequenzoszillator (10) geschaltet sind.
 - 7. Phasen-/Frequenzregelkreis nach einem der Ansprüche 1 bis 6,
- 30 dadurch gekennzeichnet,

35

dass die Frequenz des Referenzfrequenz-Signals (2) des Phasen-/Frequenzregelkreises (1) vor dem Eingang (Clk) des Phasen-/Frequenzkomparators (8) mittels eines Frequenzteilers (2) um den Faktor N reduziert wird.

8. Phasen-/Frequenzregelkreis nach einem der Ansprüche 1 bis 7,

dadurch gekennzeichnet,

14

dass die Frequenz des Ausgangsfrequenz-Signals (6) Phasen-/Frequenzregelkreises (1) vor dem Eingang (Clk) des Phasen-/Frequenzkomparators (8) mittels eines Frequenzteilers (5) um den Faktor M reduziert wird.

5

10

- Phasen-/Frequenzkomparator 9. (8) für einen Phasen-/Frequenzregelkreis (1) mit zwei flankengetriggerten Speichergliedern (13, 14), die jeweils mit einer Flanke ggf. geteilten Referenzfrequenz-Signals (3) Phasen-/Frequenzregelkreises (1) und einer Flanke eines ggf. geteilten Ausgangsfrequenz-Signals (6) des Phasen-/Frequenzregelkreises (1) gesetzt werden und jeweils mit einem Ausgangssignal (16) einer Rücksetzlogik-Einheit (15) zurückgesetzt werden, deren Eingänge Ausgangssignalen (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) gespeist sind,
- 15 dadurch gekennzeichnet,


dass das Ausgangssignal (16) der Rücksetzlogik-Einheit (15) erst dann aktiviert ist, wenn beide Ausgangssignale (9A, 9B) der beiden flankengetriggerten Speicherglieder 20 (13, 14) aktiviert sind, und erst dann deaktiviert ist, beide Ausgangssignale (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) deaktiviert sind.


25


- Phasen-/Frequenzkomparator nach Anspruch 9, dadurch gekennzeichnet,
- dass die Rücksetzlogik-Einheit (15)mittels asynchronen pegelgetriggerten RS-Speichergliedes (17, 24) realisiert ist. 30
 - Phasen-/Frequenzkomparator nach Anspruch 10, dadurch gekennzeichnet,
- dass das asynchrone pegelgetriggerte RS-Speicherglied (24) 35 Rücksetzlogik-Einheit (15) der bei nicht-invertierten Eingangssignalen gesetzt oder zurückgesetzt wird.
 - Phasen-/Frequenzkomparator nach Anspruch 10, 12. dadurch gekennzeichnet,


15


dass das asynchrone pegelgetriggerte RS-Speicherglied (17) der Rücksetzlogik-Einheit (15) bei invertierten Eingangssignalen gesetzt oder zurückgesetzt wird.














INTERNATIONAL SEARCH REPORT

International Application No PCT/EP2004/001154

A. CLAS	SIFICATION OF SUBJECT MATTER	l_ <u>'</u>	101/27200	04/001154
IPC 7	H03L7/085 H03D13/00			
1				
According	to International Patent Classification (IPC) or to both national classification	esification and IDO		
D. LIEFD	S SEARCHED			
IPC 7	documentation searched (classification system followed by class H03L H03D	Ification symbols)		
	11030			
Document				
Docament	ation searched other than minimum documentation to the extent	that such documents are included	d in the fields s	earched
Electronic	data base consulted during the International search (name of da	la base and, where practical, sea	arch terms used	1
EPO-Ir	nternal			,
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT			
Category °	Citation of document, with indication, where appropriate, of th			
	where appropriate, of the	e relevant passages		Relevant to claim No.
X	EP 0 283 275 A (FUJITSU LTD)			
	41			1-12
	column 5, line 30 -column 9, li	ine 40		
Х			ľ	
^	US 2002/118006 A1 (ENAM SYED K 29 August 2002 (2002-08-29)		1-12	
	paragraph '0114! - paragraph '	01241	1	
		0124!		
P,X	US 6 552 616 B1 (LAI DAVID ET	AL)		1-12
Į.	22 April 2003 (2003-04-22) the whole document			1-12
- 1				j
A	US 3 989 931 A (PHILLIPS DONALD	F)	1	1
1	2 November 19/6 (1976-11-02)	-/	ļ	j
ľ	the whole document		j	1
- 1				
l				
			Ţ]
			İ	
Furthe	er documents are listed in the continuation of box C.	₩ Day 16 T		
	gories of cited documents:	X Patent family member	rs are listed in a	nnex.
		T later document published a	after the Interna	tional filing data
	t defining the general state of the art which is not ed to be of particular relevance	cited to understand the pr	conflict with the	application but
		"X" document of particular roto	woman the state	
document which is	which may throw doubts on priority claim(s) or cited to establish the publication date of another r other special recent	cannot be considered now involve an inventive step		
	r other special reason (as specified) referring to an oral disclosure, use, exhibition or ans	Cannot be considered to	vance; the clain	ned Invention
		document is combined with	th one or more	ive step when the
later than	published prior to the international filing date but the priority date claimed	in the art.	nema opvious to	o a person skilled
te of the act	ual completion of the international search	*&* document member of the s		
		Date of mailing of the intern	national search	report
19	May 2004	03/06/2004		
me and mail	ing address of the ISA	Authorized officer		
	European Patent Office, P.B. 5818 Patentlaan 2 NL – 2280 HV Rijswijk	Annoinged officer		
	Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Kahn, K-D		
PCT/ISA/210 /	Second sheet) (January 2004)			

INTERNATIONAL SEARCH REPORT

Information on patent family members

nternational Application No
PCT/EP2004/001154

D-1			PUITE		P2004/001154	
Patent document cited in search report		Publication date		Patent family member(s)	Publication date	
EP 0283275	Α	21-09-1988	JP	2608555 B2	07.05.100	
			ĴΡ	63229912 A	07-05-199	
			DE		26-09-1988	
			DE		01-09-1994	
			EP	3850793 T2 0283275 A2	24-11-1994	
			KR	9103028 B1	21-09-1988	
			US	9103028 BI	15-05-1991	
				4904948 A	27-02-1990	
US 2002118006	A1	29-08-2002	AU	6815501 A	17 12 0001	
			AU	7520001 A	17-12-2001	
			WO	0195552 A2	11-12-2001	
			WO	0193491 A2	13-12-2001	
			US	2002114416 A1	06-12-2001	
			US	2002109552 A1	22-08-2002	
			US	2002138540 A1	15-08-2002	
			US	2002124030 A1	26-09-2002	
			ÜS	2003038681 A1	05-09-2002	
			ÜS	2002109527 A1	27-02-2003	
			US	2002136340 A1	15-08-2002	
			US	2002135403 A1	26-09-2002	
			ÜS	2002118043 A1	26-09-2002	
			ÜS	2002122443 A1	29-08-2002	
			ÜS	2002109553 A1	05-09-2002	
			US	2002097682 A1	15-08-2002	
			US	2002140439 A1	25-07-2002	
			ÜS	2002141515 A1	03-10-2002	
			US	2002141913 A1 2002140461 A1	03-10-2002	
			US	2002122438 A1	03-10-2002	
			US	2002112704 A1	05-09-2002	
					29-08-2002	
US 6552616	B1	22-04-2003	NONE			
US 3989931	Α	02-11-1976	NONE	· · · · · · · · · · · · · · · · · · ·		

INTERNATIONALER RECHERCHENBERICHT

nternationales Aktenzeichen PCT/EP2004/001154

A. KLAS	SIFIZIERUNG DES ANMELDUNGSGEGENSTANDES		101/EF2004/001154
IPK 7	H03L7/085 H03D13/00		
Nach der	Internationalen Patentklassifikation (IPK) oder nach der nationaler	n Klassifikation und der IPK	
1 D. MECH	CAUTIENTE GEBIETE		
IPK 7	ierter Mindestprüfstoff (Klassifikationssystem und Klassifikationss H03L H03D	ymbole)	
<u> </u>			
Hecherchi	lerte aber nicht zum Mindestprüfstoff gehörende Veröffentlichunge	n, soweit diese unter die reche	rchlerten Gebiete fallen
Während o	der Internationalen Recherche konsultierte plektresiert. Det		
EPO-I	der Internationalen Recherche konsultierte elektronische Datenbar nternal	k (Name der Datenbank und e	evtl. verwendele Suchbegriffe)
	ESENTLICH ANGESEHENE UNTERLAGEN		
Kategorie®	Bezeichnung der Veröffentlichung, sowelt erforderlich unter An	gabe der in Betracht kommend	en Teile Betr. Anspruch Nr.
χ .	EP 0 283 275 A (FUJITSU LTD)		
	41. September 1988 (1989_00_31)		1-12
v	Spalte 5, Zeile 30 -Spalte 9, Z		
Х	US 2002/118006 A1 (ENAM SYED K 29. August 2002 (2002-08-29)	ET AL)	1-12
	Absatz '0114! - Absatz '0124!		
P,X	US 6 552 616 B1 (LAI DAVID ET	A1 \	
	22. April 2003 (2003-04-22) das ganze Dokument	AL)	1-12
,			
A	US 3 989 931 A (PHILLIPS DONALD 2. November 1976 (1976-11-02)	E)	
	das ganze Dokument		
	•		
Weite	ne Veröffentlichungen sind der Fortsetzung von Feld C zu hmen	X Siehe Anhang Pater	otfamilie
Besondere I	Kategorien von angegebenen Veröffentlichungen :	'T' Spätere Veröffentlichung	dio noch dam int
E" älteres D	tlichung, die den allgemeinen Stand der Technik definiert, hit als besonders bedeutsam anzusehen ist okument, das ledoch omt om adar and bei der	Anmeldung night kolfidier	die nach dem internationalen Anmeldedatum n veröffentlicht worden ist und mit der t, sondern nur zum Verständnis des der
." Veröffenti	okument, das jedoch erst am oder nach dem internationalen edatum veröffentlicht worden ist lichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft er- n zu lassen, oder durch die das Veröffentlich verschalten.	Theorie angegeben ist "X" Veröffentlichung von hoos	Prinzips oder der ihr zugrundellegenden
anderen soll oder	n zu lassen, oder durch die das Veröffentlichungsdatum einer im Recherchenbericht genannten Veröffentlichung belegt werden r die aus einem anderen besonderen Grund angegeben ist (wie hit)	kann allein aufgrund dies erfinderischer Tätigkeit be	orderer Beceutung; die beanspruchte Erfindung er Veröffentlichung nicht als neu oder auf eruhend betrachtet werden
		MEI GRIT, MAITH GIR VALVITO	Milichung mit oines adam - t
Veröffentli dem bea	ichung, die vor dem internationalen Anmeldedatum, aber nach anspruchten Prioritätsdatum veröffentlicht worden ist	Veröffentlichungen dieser diese Verbindung für eine *&* Veröffentlichung, die Mitgli	n Fachmann nabeliggend ist
atum des Ab	schlusses der internationalen Recherche		ationalen Recherchenberichts
19.	. Mai 2004	03/06/2004	
ame und Pos	stanschrift der Internationalen Recherchenbehörde	Bevollmächtigter Bedienst	eter
	Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL – 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,		
blow DOTEO	Fax: (+31–70) 340–3016	Kahn, K-D	

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröff Chungen, die zur selben Patentfamilie gehören

Internationales Aktenzeichen
PCT/EP2004/001154

Im Deal			PC1/EP2004/001154		
Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung		Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
EP 0283275	A	21-09-1988	JP JP DE DE EP KR	2608555 B2 63229912 A 3850793 D1 3850793 T2 0283275 A2 9103028 B1	07-05-1997 26-09-1988 01-09-1994 24-11-1994 21-09-1988 15-05-1991
US 2002118006	 A1		US 	4904948 A	27-02-1991
		29-08-2002	AU WO US SUUU	6815501 A 7520001 A 0195552 A2 0193491 A2 2002114416 A1 2002109552 A1 2002124030 A1 2002124030 A1 200212636340 A1 2002136340 A1 2002135403 A1 2002135403 A1 2002135403 A1 2002135403 A1 2002140439 A1 2002140439 A1 2002140461 A1 2002122438 A1 2002122438 A1 2002118704 A1	17-12-2001 11-12-2001 13-12-2001 06-12-2001 22-08-2002 15-08-2002 26-09-2002 27-02-2003 15-08-2002 26-09-2002 26-09-2002 29-08-2002 29-08-2002 15-08-2002 05-09-2002 03-10-2002 03-10-2002 05-09-2002
US 6552616	 В1	22-04-2003	KEIN		29-08-2002
US 3989931	 A	02-11-1976	KEIN		